Elsys Design
Location
Cachan, Val de Marne | France
Job description
La mission consiste à prendre en charge le design de plusieurs blocs d'un circuit intégré et/ou du top level.
Les principaux objectifs du poste sont :
- Participer à la définition des fonctions et de l’architecture,
- Description des modules à réaliser,
- Implémentation de la description RTL de ces blocs,
- Vérification de modules en Tests unitaires.
- Intégration au niveau Top,
- Elaboration et exécution du plan de vérification en collaboration avec l’équipe Vérification,
- Suivi du développement (bug fix ou ajout de nouvelles features).
Diplome d'ingénieur en Electronique ou équibvalent - Niveau Bac +5:
- Maitrise d'un langage de description RTL (VHDL, Verilog, SystemVerilog),
- Première expérience en développement d'ASIC ou de FPGA,
- Maitrise ou connaissance d’outils de conception (Quartus / Vivado / Libero / DC),
- Gestion de versions (GIT ou équivalent),
- Anglais courant (écrit et oral).
Job tags
Salary
40k € a 50k €/an
