---

---

Location

Crolles, Isère | France

---

Job description

General information Reference 2023-31450 Job level 20 - Professional First Level Position description Posting title CIFRE - MOS transistor modeling at cryogenic temperature down to 4 K and below in FDSOI M/F Regular/Temporary Temporary Contract duration (nb of months) 36 Job description Avec l’émergence des concepts de calculateurs visant à exploiter des propriétés issues de la physique quantique (« calculateurs quantiques ») ainsi que les besoins significatifs de circuits numériques pour les applications spatiales, les technologies CMOS FD-SOI (Fully-Depleted-Silicon-On-Insulator) ont été identifiées comme candidates prometteuses pour la conception de circuits classiques ou quantiques. Cependant, le comportement de ces dispositifs à des températures cryogéniques jusqu’à 4K, diffère fortement de celui observé à température ambiante (300K). De plus, dans le cas des circuits de contrôle et de lecture de bits quantiques, par exemple certaines parties fonctionnent à des fréquences de plusieurs GHz. Ainsi le développement de modèles compacts adaptés est indispensable pour le design de circuits qui fonctionnent dans ces conditions. Pour couvrir à la fois les besoins numériques et analogiques, ces modèles compacts doivent prendre en compte non seulement une description du transistor isolé et idéal, mais aussi de tous les éléments parasites/extrinsèques tel que la résistance de grille, le comportement du substrat, le bruit, les effets non quasi statiques, etc... Néanmoins, l’état de l’art montre que les modélisations proposées à température cryogénique n’ont pas encore la qualité offerte à température ambiante. Les difficultés rencontrées sont liées à la mesure des caractéristiques électriques sur lesquelles se base la conception des modèles, et à la mise en forme compacte des équations du modèle à très basse température. A l’heure actuelle, aucune solution de modélisation compacte satisfaisante n’est proposée dans la littérature, notamment pour du FD-SOI. L’objectif de cette thèse est donc de renforcer les connaissances scientifiques et techniques afin de modéliser précisément le comportement des transistors MOS des technologies FD-SOI en environnement cryogénique jusqu’à 4K. Travail à effectuer Les principaux objectifs de cette thèse sont :

1. Identification et modélisation des phénomènes physiques liés au comportement DC des transistors qui apparaissent à très basse température (mobilité, confinement quantique, etc…) et adaptation du modèle compact existant jusqu’à 4K.
2. Modélisation du comportement dynamique des transistors (régime petit signal en RF jusqu’à 20GHz, effets transitoires, …), des éléments parasites/extrinsèques (résistance, capacité, jonction, etc..) et validation du modèle avec des données expérimentales.
3. Introduction du bruit en 1/f et RTN (Random Telegraph Noise) dans le modèle.

Le/la doctorant/e aura à sa disposition des structures de test réalisées sur des technologies FD-SOI de STMicroelectronics, et les moyens de caractérisation à température cryogénique du CEA-Leti (bancs manuels cryogéniques DC & RF, à flux d’Hélium). Profile Titulaire d'un Master ou dipôme d'ingénieur avec de solides bases en physiques des semi-conducteurs et en micro/nano électronique Creativité, curiosité et autonomie seront des qualités particulièrement appréciées pour la réussite de ce projet de thèse Position location Job location Europe, France, Crolles Candidate criteria Education level required 5 - Master degree Experience level required Less than 2 years Languages English (2- Business fluent) Requester Desired start date 02/10/2023

---

Job tags

---

---

Salary