TO B SERVICES
Location
Massy, Essonne | France
Job description
Lire, analyser et comprendre l?architecture du système pour dériver le concept DFT Identifier, générer et intégrer les IP DFT nécessaires au niveau RTL et Netlist Effectuer la vérification fonctionnelle des structures DFT au niveau RTL Effectuer la vérification spécifique au test et une analyse de couverture des structures DfT au niveau RTL et au niveau Netlist Créer et améliorer les contraintes de synthèse pour l?équipe d?implémentation Travailler avec les équipes de conception IP localement ou à distance Travailler avec les équipes de vérification localement ou à distance Travailler avec une société de services ASIC pour la mise en ?uvre de puces dans différents fuseaux horaires Profil candidat: Au moins 2 ans de connaissances en Scan-Insertion (tous types), MBIST, IJTAG, Boundary-Scan Au moins 2 ans de connaissances en concept DFT et mise en ?uvre au niveau RTL et/ou Netlist Expérience en simulation/vérification RTL et environnement associé Expérience en développement de contraintes pour la synthèse logique Une certaine exposition aux processus de conception et de vérification ASIC numériques front-end et back-end Bonne capacité de résolution de problèmes Communiquer efficacement entre les équipes Bon niveau d?autonomie, être patient pour apprendre et rechercher des informations techniques Bon sens de la flexibilité et de la capacité d?adaptation/sens de l?initiative Capacité de documenter et de former les autres sur le travail développé Excellente communication orale et écrite en anglais Les + : Connaissance d?un des outils : compilateur RTL, Testkompress/Tetramax, Virage/Mentor, mémoire Bist, Mentor Bscan, Mentor, SSN, Outils d?équivalence formelle, Nc-sim/questa-sim, contrôle de révision (git..) Bonnes compétences en script, TCL / Perl / Phyton
Job tags
Salary
50k € a 70k €/an
