---

---

Location

Oise (60) | France

---

Job description

Au sein du centre de Recherche et Développement de Safran Electronics & Defense, l'unité de développement des senseurs inertiels (l'UD SIU) a pour mission de concevoir et développer des capteurs (accéléromètres et gyromètres) de très haute performance.

Ceux-ci nécessitent des algorithmes d'asservissements complexes en virgule flottante qui sont implémentés sur des technologies FPGA grâce à l'utilisation d'un module breveté.

Durant ce stage, vous développerez sous Simulink un modèle comportemental (non synthétisable) du module breveté qui permettra de réaliser des simulations fonctionnelles. Vous développerez également un modèle permettant de piloter les flux de données, celui-ci devra être synthétisable.

Vous intégrerez ensuite votre solution algorithmique sur cible en remplaçant la partie non synthétisable (modèle comportemental) par le module breveté.

Dans le cadre de ce stage, vous devrez :
• Comprendre le fonctionnement du module FPGA breveté et son architecture
• Développer un modèle comportemental du module breveté sous Simulink
• Développer un modèle permettant de piloter les flux de données sous Simulink via l'utilisation de la librairie HDL Coder
• S'approprier le process de génération d'un bitstream (synthèse, placement, routage, analyse de timing, contraintes)
• Implémenter la solution sur une carte électronique en exécutant un algorithme d'asservissement d'un capteur inertiel
• Rédiger la documentation associées (architecture, manuel utilisation, contre rendu de vérification)

Au sein du centre de Recherche et Développement de Safran Electronics & Defense, l'unité de développement des senseurs inertiels (l'UD SIU) a pour mission de concevoir et développer des capteurs (accéléromètres et gyromètres) de très haute performance.

Ceux-ci nécessitent des algorithmes d'asservissements complexes en virgule flottante qui sont implémentés sur des technologies FPGA grâce à l'utilisation d'un module breveté.

Durant ce stage, vous développerez sous Simulink un modèle comportemental (non synthétisable) du module breveté qui permettra de réaliser des simulations fonctionnelles. Vous développerez également un modèle permettant de piloter les flux de données, celui-ci devra être synthétisable.

Vous intégrerez ensuite votre solution algorithmique sur cible en remplaçant la partie non synthétisable (modèle comportemental) par le module breveté.

Dans le cadre de ce stage, vous devrez :
• Comprendre le fonctionnement du module FPGA breveté et son architecture
• Développer un modèle comportemental du module breveté sous Simulink
• Développer un modèle permettant de piloter les flux de données sous Simulink via l'utilisation de la librairie HDL Coder
• S'approprier le process de génération d'un bitstream (synthèse, placement, routage, analyse de timing, contraintes)
• Implémenter la solution sur une carte électronique en exécutant un algorithme d'asservissement d'un capteur inertiel
• Rédiger la documentation associées (architecture, manuel utilisation, contre rendu de vérification)

Job Requirements

Vous êtes ingénieur(e) en électronique en dernière année d'école d'ingénieur (ou équivalent) avec une capacité à être autonome, un bon relationnel et de la rigueur.

Compétences requises :
• Bonnes connaissances en architecture numérique
• Connaissances FPGA (codage et process de développement) et de l'un de ses langages de programmation (VHDL, Verilog ou idéalement SystemVerilog)
• Connaissance Matlab / Simulink
• Connaissances HDL Coder

Qualités requises : rigueur, analyse, esprit pratique pour les expérimentations

Formation : Formation ingénieur et assimilé

Niveau d'anglais : Intermédiaire

T0 : 02/2024

Job Requirements

Vous êtes ingénieur(e) en électronique en dernière année d'école d'ingénieur (ou équivalent) avec une capacité à être autonome, un bon relationnel et de la rigueur.

Compétences requises :
• Bonnes connaissances en architecture numérique
• Connaissances FPGA (codage et process de développement) et de l'un de ses langages de programmation (VHDL, Verilog ou idéalement SystemVerilog)
• Connaissance Matlab / Simulink
• Connaissances HDL Coder

Qualités requises : rigueur, analyse, esprit pratique pour les expérimentations

Formation : Formation ingénieur et assimilé

Niveau d'anglais : Intermédiaire

T0 : 02/2024

---

Job tags

---

---

Salary