---

---

Location

Oise (60) | France

---

Job description

La Direction d'Ingénierie Electronique développe des produits électroniques, implémentant des fonctions de traitement d'image et de traitement du signal.

Lors des phases de faisabilité et d'architecture de ces produits, il est nécessaire d'analyser et d'optimiser l'architecture du coeur numérique : allocation des fonctions sur FPGA ou sur CPU, voire GPU, types et caractéristiques des composants, estimation de la performance, de la consommation,... . L'analyse permet d'identifier la puissance de calcul nécessaire, les canaux de communication, la quantité de mémoire nécessaire,... et l'optimisation permet de réduire ces caractéristiques, afin que le coeur numérique nécessite des composants moins performants, donc moins chers et consommant moins.

L'objectif de ce stage est de mettre en oeuvre un outil d'exploration d'architecture sur une architecture de centrale inertielle.
Plus précisément, le stagiaire devra :
- Prendre en main l'outil existant
- S'approprier les fonctionnalités d'un système inertiel et leurs caractéristiques, ainsi que les contraintes de performance associées
- Modéliser les fonctionnalités de la centrale inertielle et l'architecture du coeur numérique dans l'outil
- Modéliser les différentes contraintes applicables et utiliser l'outil pour optimiser l'architecture.
- Identifier les évolutions de l'outil qui permettrait d'améliorer l'optimisation d'architecture pour le use case centrale inertielle.

La Direction d'Ingénierie Electronique développe des produits électroniques, implémentant des fonctions de traitement d'image et de traitement du signal.

Lors des phases de faisabilité et d'architecture de ces produits, il est nécessaire d'analyser et d'optimiser l'architecture du coeur numérique : allocation des fonctions sur FPGA ou sur CPU, voire GPU, types et caractéristiques des composants, estimation de la performance, de la consommation,... . L'analyse permet d'identifier la puissance de calcul nécessaire, les canaux de communication, la quantité de mémoire nécessaire,... et l'optimisation permet de réduire ces caractéristiques, afin que le coeur numérique nécessite des composants moins performants, donc moins chers et consommant moins.

L'objectif de ce stage est de mettre en oeuvre un outil d'exploration d'architecture sur une architecture de centrale inertielle.
Plus précisément, le stagiaire devra :
- Prendre en main l'outil existant
- S'approprier les fonctionnalités d'un système inertiel et leurs caractéristiques, ainsi que les contraintes de performance associées
- Modéliser les fonctionnalités de la centrale inertielle et l'architecture du coeur numérique dans l'outil
- Modéliser les différentes contraintes applicables et utiliser l'outil pour optimiser l'architecture.
- Identifier les évolutions de l'outil qui permettrait d'améliorer l'optimisation d'architecture pour le use case centrale inertielle.

Complementary Description

Compétences principales : FPGA, SW embarqué, C
Compétences secondaires : Modélisation, orienté objet, multi-coeur

Complementary Description

Compétences principales : FPGA, SW embarqué, C
Compétences secondaires : Modélisation, orienté objet, multi-coeur

Job Requirements

Etudiant en Systèmes embarqués
Connaissance des structures FPGA et CPU, connaissance des caractéristiques de fonctions implémentées sur FPGA et sur CPU, connaissance des contraintes de communications au sein d'un coeur numérique
Capacité à modéliser et à abstraire des caractéristiques de bas-niveau

Job Requirements

Etudiant en Systèmes embarqués
Connaissance des structures FPGA et CPU, connaissance des caractéristiques de fonctions implémentées sur FPGA et sur CPU, connaissance des contraintes de communications au sein d'un coeur numérique
Capacité à modéliser et à abstraire des caractéristiques de bas-niveau

Specificity of the job

Stage de fin d'étude Bac+5 exclusivement

Specificity of the job

Stage de fin d'étude Bac+5 exclusivement

---

Job tags

---

---

Salary